Thông tin tài liệu
| Nhan đề : | Thiết kế bộ vi xử lý RISC-V bằng ngôn ngữ Verilog |
| Tác giả: | ThS. Trần Thị Thanh Thủy Bùi, Minh Quý |
| Năm xuất bản : | 2024 |
| Nhà xuất bản : | Học viện Công nghệ Bưu chính Viễn thông |
| Tóm tắt : | Chương 1 Tổng quan về thiết kế, kiểm thử trong vi mạch Chương 2 - Thiết kế cấu trúc bộ vi xử lý RISC-V Chương 3 - Kiểm thử thiết kế bộ vi xử lý kiến trúc RISC-V |
| URI: | http://dlib.ptit.edu.vn/handle/HVCNBCVT/4576 |
| Trong bộ sưu tập: | KL - Ngành Công nghệ kỹ thuật điện - điện tử |
XEM MÔ TẢ
6
XEM & TẢI
0
Danh sách tệp tin đính kèm:
Xin lỗi! Thư viện chưa thể cung cấp tài liệu bạn yêu cầu vì bạn không thuộc đối tượng phục vụ tài liệu số dạng toàn văn. Bạn có thể tham khảo bản in của tài liệu này tại Phòng đọc Thư viện (Tầng 1 - Nhà A3 hoặc gửi email yêu cầu về địa chỉ: ilc@ptit.edu.vn)