Thông tin tài liệu
| Title: | Thiết kế bộ vi xử lý RISC-V bằng ngôn ngữ Verilog |
| Authors: | ThS. Trần Thị Thanh Thủy Bùi, Minh Quý |
| Issue Date: | 2024 |
| Publisher: | Học viện Công nghệ Bưu chính Viễn thông |
| Abstract: | Chương 1 Tổng quan về thiết kế, kiểm thử trong vi mạch Chương 2 - Thiết kế cấu trúc bộ vi xử lý RISC-V Chương 3 - Kiểm thử thiết kế bộ vi xử lý kiến trúc RISC-V |
| URI: | http://dlib.ptit.edu.vn/handle/HVCNBCVT/4576 |
| Appears in Collections: | KL - Ngành Công nghệ kỹ thuật điện - điện tử |
ABSTRACTS VIEWS
6
VIEWS & DOWNLOAD
0
Files in This Item:
Xin lỗi! Thư viện chưa thể cung cấp tài liệu bạn yêu cầu vì bạn không thuộc đối tượng phục vụ tài liệu số dạng toàn văn. Bạn có thể tham khảo bản in của tài liệu này tại Phòng đọc Thư viện (Tầng 1 - Nhà A3 hoặc gửi email yêu cầu về địa chỉ: ilc@ptit.edu.vn)