Thiết kế bộ vi xử lý RISC-V bằng ngôn ngữ Verilog

Abstract

Trong phạm vi đồ án, việc thiết kế và kiểm thử bộ vi xử lý dựa trên kiến trúc RISC-V đã được thực hiện một cách hệ thống và chi tiết, từ việc tìm hiểu các khái niệm cơ bản về thiết kế vi mạch cho đến triển khai các kỹ thuật kiểm thử tiên tiến như UVM. Các kết quả đạt được cho thấy rằng kiến trúc RISC-V không chỉ mang lại tính đơn giản và hiệu quả mà còn cung cấp nền tảng mạnh mẽ để nghiên cứu và phát triển các hệ thống xử lý hiện đại.